设计逻辑电路用4位全加器74LS283完成4位余3码的全加器，可增加门电路或中规模器件实现电路，如编码器74LS148、

设X、Y分别为4位二进制数，试用4位二进制全加器74LS283实现一个F=2（X+Y)的运算电路。

码到8421码的转换；当C=1时实现2421码到842l码的转换。

试用4位加法器CT74LS283设计一个将8421-BCD码转换成余3码的电路。

试用4位并行加法器74LS283设计一个加/减运算电路。当控制信号M＝0时它将两个输入的4位二进制数相加，而M=1时它将两个输入的4位二进制数相减。两数相加的绝对值不大于15。允许附加必要的门电路。

试用4位并行加法器74LS283设计一个加/减运算电路。当控制信号K=0时将两个输入的4位二进制数相加，而K=1时它将两个输入的4位二进制数相减，允许附加必要的门电路。

A.D+CB+AB；BCD2421码

B.D+CB+ AB；BCD5421码

C.D+CB+CA；BCD2421码

D.D+CB+CA；BCD5421码

试用两个4位全加器附加必要的门电路，设计一个1位十进制加法器。提示：当两个数的和小于等于9（二进制1001)时，二进制和BCD码一致，当两个数的和大于9时，十进制的结果等于二进制的结果加6（0110)。

试分别用与非门设计一个组合逻辑电路。它输入的是4位二进制数B3B2B1B0。

(1)当，输出Y为1，否则为0;

(2)当B能被2整除时，输出Y为1，否则为0。