用4位加法器74LS283和4位2选1数据选择器74LS157设计一个可控码组转换器。当控制信号C=0时实现5421

试用4位加法器CT74LS283设计一个将8421-BCD码转换成余3码的电路。

有一个十进制数加法运算系统,它利用4位二进制数加法器对一位8421BCD码进行加法运算.其操作过程如下:先将两个1位十进制数存入寄存器A和B,然后进行相加.如果和数等于或小于9,则运算结果正确;如果和数大于10,还需要对运算结果进行加6（0110)修正,这是因为用二进制数表示十进制数时,多余了6种状态.（1)请设计系统方框图;（2)请设计ASM流程图.

A.基本与1位全加器计算延时的4倍相同

B.基本与1位全加器计算延时相同

C.基本与1位全加器计算延时的2倍相同

D.基本与1位全加器计算延时的1/2相同

用PAL16R6设计一个4位二进制计数器，要求：

(1)具有并行置数功能。并行数据输入为P₀，P₁，P₂，P₃，控制信号为。当时并行置数；当时计数。

(2)具有加/减计数功能。控制信号为，当且时为加计数；当且时为减计数。

(3)具有并行输出Q₀，Q₁，Q₂，Q₃。

(4)具有进位输出C和借位输出B。

试利用两片4位二进制并行加法器741S283和必要的门电路.组成1位二-是进制加法器电路.（根据二-十进制数的加法运算规则,当两数之和小于、等于9（1001)时,相加的结果和按二进制数相加所得到的结果一样.当两数之和大于9（即等于1010~111)时,则应在按二进制数相加的结果上加6（0110),这样就以给出进位信号,同时得到一个小于9的和.)

A.由32个一位加法器构成

B.由8个4位超前进位加法器构成

C.由2个16位超前进位加法器构成

D.由1个32位超前进位加法器构成

用与非门设计一个4位的补码输出电路。电路输入4是4位二进制数，输出为输入的补码。

A.11

B.12

C.13

D.14

将某二元信源的输出序列分成长度都是7个符号的分组并给定一个（7，4)汉明码，对每7个符号的信源分

组，用与其汉明距离最近的汉明码码字所对应的4位信息符号来代表，通过无噪声信道进行传输：在接收端，用接收的4位信息符号所对应的码字表示信源分组。

(1)求编码器的码率和编码系统的平均失真。

(2)将(1) 的结果与R(D)比较(设失真测度为汉明失真)。

(3)对于任意1，应用(2-1，2 -l-1)汉明编码，求码率和平均失真。

₀=10时为预置数状态(时钟信号到达时将输入数据D₃、D₂、D₁、D₀并行置人4个触发器中);M₁M₀=01时为保持状态(时钟信号到达时所有的触发器保持状态不变);M₁M₀=00时为复位状态(时钟信号到达时所有的触发器同时被置1).此外,还应给出进位输出信号.PALI6R4的电路图见图P8.5.