用D触发器设计一个模6的二进制同步计数器，其状态图如图5．4．11所示。

用触发器实现同步时序电路。 (1)用J-K触发器设计一个模为8的格雷码同步计数器。 (2)用D触发器设计上述题目。 (3)几点说明。

出端。

₀=10时为预置数状态(时钟信号到达时将输入数据D₃、D₂、D₁、D₀并行置人4个触发器中);M₁M₀=01时为保持状态(时钟信号到达时所有的触发器保持状态不变);M₁M₀=00时为复位状态(时钟信号到达时所有的触发器同时被置1).此外,还应给出进位输出信号.PALI6R4的电路图见图P8.5.

试用JK触发器设计一个变模计数器，要求： (1)控制端X=0时，计数器的模M=3，计数规律为

(2)控制端X=1时，计数器的模M=4，计数规律为

试画出逻辑电路图。

A.同步计数器

B.异步计数器

C.二进制计数器

D.四进制计数器