首页 > 公务员考试

网友您好，请在下方输入框内输入要搜索的题目：

请输入或粘贴题目内容搜题

搜题

拍照、语音搜题，请扫码下载APP

题目内容（请给出正确答案）

[主观题]

用D触发器设计一个脉冲异步模7计数器。

答案

查看答案

发布时间：2023-06-14

更多“用D触发器设计一个脉冲异步模7计数器。”相关的问题

第1题

回答下列问题（1)用7个T'触发器连接成异步二进制计数器,输入时钟脉冲的频率f=512kHz,求此计数器最高位触发器输出的脉冲频率.（2)若需要每输入1024个脉冲,分频器能输出一个脉冲,则此分频器需要多少个触发界连接而成？

点击查看答案

第2题

用触发器实现同步时序电路。（1)用J－K触发器设计一个模为8的格雷码同步计数器。（2)用D

用触发器实现同步时序电路。 (1)用J-K触发器设计一个模为8的格雷码同步计数器。 (2)用D触发器设计上述题目。 (3)几点说明。

点击查看答案

第3题

试用JK触发器设计一个变模计数器，要求：（1)控制端X=0时，计数器的模M=3，计数规律为

试用JK触发器设计一个变模计数器，要求： (1)控制端X=0时，计数器的模M=3，计数规律为

试用JK触发器设计一个变模计数器，要求：（1)控制端X=0时，计数器的模M=3，计数规律为试用JK (2)控制端X=1时，计数器的模M=4，计数规律为

试用JK触发器设计一个变模计数器，要求：（1)控制端X=0时，计数器的模M=3，计数规律为试用JK 试画出逻辑电路图。

点击查看答案

第4题

试用JK触发器设计一个模4的可逆计数器。要求控制端X=1，为递增计数；X=0时，为递减计数。状态转换图如

图5．4．12所示。试画出逻辑电路图。

试用JK触发器设计一个模4的可逆计数器。要求控制端X=1，为递增计数；X=0时，为递减计数。状态转换

点击查看答案

第5题

用D触发器和门电路设计一个十一进制计数器，并检查设计的电路是否自动启动。

点击查看答案

第6题

用D触发器设计一个同步加法计数器，M为进位控制端，当M=1时为三进制计数器，当M=0时为四进制计数器，C为进位输

出端。

点击查看答案

第7题

用JK触发器设计一个同步六进制加1计数器。

点击查看答案

第8题

用（)电路构成模8计数器的译码电路最简.

A.同步计数器

B.异步计数器

C.环型计数器

D.扭环型计数器

点击查看答案

第9题

一个4位二进制加法计数器起始状态为1001，当最低位接收到一个脉冲时，触发器状态为（）。

A.0110

B.0100

C.1101

D.1010

点击查看答案

第10题

用D触发器设计一个可控计数器.当X=0时其计数顺序为4→5→1→3→2→6→4;X=1时其计数顺序为4→6→2→3→1→5+4.组合电路采用与或非门及非门实现.

点击查看答案

第11题

电路中各触发器状态改变有先有后是异步的，用它作成的计数器是（)。

A.同步计数器

B.异步计数器

C.二进制计数器

D.四进制计数器

点击查看答案

账号：尚未登录

登录没有账号？去注册

搜题明细

联系客服

购买搜题卡

下载APP

关注公众号

TOP