试用4位二进制计数器芯片74LS161设计一个十三进制加计数器。

A.同步4位二进制计数器，具有同步清零功能

B.同步4位二进制计数器，具有异步清零功能

C.同步8421BCD十进制计数器，具有异步清零功能

A.0110

B.0100

C.1101

D.1010

试用ROM设计一个乘法器。已知输入是两个2位二进制数 A₁A₀和B₁B₀，输出是二者的乘积，并用4位二进制数表示，即Y₃Y₂Y₁Y₀。要求画出ROM电路的与或逻辑阵列。

用PAL16R6设计一个4位二进制计数器，要求：

(1)具有并行置数功能。并行数据输入为P₀，P₁，P₂，P₃，控制信号为。当时并行置数；当时计数。

(2)具有加/减计数功能。控制信号为，当且时为加计数；当且时为减计数。

(3)具有并行输出Q₀，Q₁，Q₂，Q₃。

(4)具有进位输出C和借位输出B。

设有一个4位二进制数X，送到一个判别电路。要求：①当4≤X≤7时，输出Y_A=1②＞X≤3时，输出Y_B=1③当X≥8时，输出Y_C=1。试用两片4位数字比较器74LS85与若干个逻辑门实现此判别电路。

₀=10时为预置数状态(时钟信号到达时将输入数据D₃、D₂、D₁、D₀并行置人4个触发器中);M₁M₀=01时为保持状态(时钟信号到达时所有的触发器保持状态不变);M₁M₀=00时为复位状态(时钟信号到达时所有的触发器同时被置1).此外,还应给出进位输出信号.PALI6R4的电路图见图P8.5.