![](https://static.youtibao.com/asksite/comm/pc/images/content_title_q.png)
[主观题]
图P3.16是3-8译码器74138和74151器件组成的电路,试分析整个电路的逻辑功能.
![](https://static.youtibao.com/asksite/comm/pc/images/content_title_a.png)
查看答案
第2题
一般逻辑电路大致可分为()逻辑电路和()逻辑电路,译码器属于()逻辑电路;计数器属于()逻辑电路。
第4题
A.格式:
B.D共5个等级,未扣分的AA级扣3-8分的为()级。格式:
C.D
D.A
E.B
F.F.C
第5题
某系统为了提高采样速率,采用4片模数(全并行A/D)转换器构成并行交替式数据采集系统,原理框图如图7.20所示.系统信号源为30MHz的方波,时钟信号CLK为10MHz(要求占空比为1:1).并行交替式数据采集系统利用4片ADC轮流对同一个模拟输入信号进行采样,分别存人各路对应的64单元的存储器中,其对应各路AD所需的采样信号波形如图7.21所示,脉冲分配电路可用计数器+译码器构成.试根据系统设计参数要求,完成各部分电路的设计,器件任选.
(1)分频电路;
(2)脉冲分配电路;
(3)地址发生器电路设计;
(4)说明每个地址发生器所使用的时钟信号分别是什么?
第6题
(123456+234561+345612+456123+561234+612345)÷7的值是()
A.333333
B.44444
C.33333
D.444444